处女作 如何加速异构 SoC 的设计和验证

AI 算力需求激增，摩尔定律终结，如何快速设计出一款满足特定领域的 AI 芯片，占领市场，成为兵家胜败的关键。本文将从软硬件协同设计的角度，结合最新的硬件编译器行业趋势，重点介绍在数字 EDA 前端设计和验证领域，如何加快异构 AI 芯片的设计和验证流程。目前，复杂异构 SoC 的软件栈研发成本已经超过了硬件研发成本，因此，文末分享了兆松科技针对异构 SoC 的软件栈提供的全套 RISC-V 工具链解决方案。

本篇分享分为视频讲解和图文介绍两个部分，欢迎大家按需浏览阅读。

图文介绍：

预览时标签不可点