设计 SOC——从 Pipeline 开始

2023年2月28日 · 阅读需 19 分钟

不久前为大家简单介绍了我们当前正在开发的协同仿真工具 (zemu/zvboard)，同时强调了在当今时代，愈发复杂的需求为 SoC 的设计带来的更大挑战，想要更快的设计出一款性能足够优秀、功耗足够低、面积足够小的 SoC，必不可少需要工具的帮助，详细内容参看[co-design]深度剖析 gem5，以及 gem5 和 llvm 的深度融合。

文章中有提到我们将在仿真速度，仿真精度等方面推进仿真器的开发，兆松也是一直秉承着这个理念前进。今天我们为大家带来该协同仿真工具的最新进展。

SoC 可以根据不同的使用场景，不同的需求而组合不同的功能单元。但是我们不难发现想要完整的实现 System 这一基本需求，整个 SoC 总是会拥有处理器核心，内存以及外部输入输出接口这几个基础部分，这也是计算机发展至今一直遵循的冯·诺依曼结构(Von Neumann architecture)。而我们设计 SoC 其实就是在选择使用不同的处理器核心，内存以及添加各种不同功能的单元 (比如 ADC, Timer 等等)。

冯·诺依曼结构

若是将 SoC 类比为人的话，那么处理器核心就相当于大脑——负责协调整体的运作。处理器核心的主要功能就是解析二进制指令并且做出相应的控制或者运算动作，这也就使得处理器核心的性能在很大程度上决定了整个 SoC 的性能水平。

迄今为止，人们为提高核心性能做出了许许多多不同的设计，在这些设计中主要体现的就是对流水线 (Pipeline) 的不同实现，其中包括加深流水线，乱序流水线，多发射流水线等。而当前我们的工具已经拥有了去配置一个流水线的能力，可以很便捷的利用图形界面客制化一个的流水线，通过修改参数或者增减组件对比不同设计产生的性能影响。

以下是兆松团队的雷依钒参加OSDT 2022所分享的关于 zemu/zvboard 客制化 Pipeline 的详细内容。

OSDT Conf2022 图文版：