预告 | 兆松科技邀您参加 2024 全球 AI 芯片峰会

2024年8月28日 · 阅读需 19 分钟

2024 全球 AI 芯片峰会（GACS 2024）将于 9 月 6-7 日北京辽宁大厦盛大举办。全球 AI 芯片峰会至今已成功举办六届，现已成为国内规模最大、规格最高、影响力最强的产业峰会之一。

本届峰会由芯东西与智猩猩共同主办，以「智算纪元共筑芯路」为主题。峰会采用“主会议 + 技术论坛 + 展览展示”的全新形式。主会议由一场开幕式，以及数据中心 AI 芯片、AI 芯片架构创新、边缘/端侧 AI 芯片三场专场会议组成，将在主会场进行；技术论坛分为 Chiplet 关键技术论坛、智算集群技术论坛和中国 RISC-V 计算芯片创新论坛，将在分会场进行。

作为国内领先的 RISC-V 及 AI 基础软件平台公司，兆松科技受邀参与本次峰会。公司联合创始人兼 CTO 伍华林将在峰会分会场第二日进行的「中国 RISC-V 计算芯片创新论坛」，以“面向 RISC-V 异构 AI 芯片的“大编译器”设计和实现”为主题发表演讲，敬请期待。

演讲概要

如何快速适配各类 AI 框架，支持各类模型高效的运行，以及让用户轻松编写高性能的算子库，成为一款 AI 芯片能否得到市场认可的必要条件。同时，进一步降低 AI 芯片的软件栈研发成本和算子库维护成本，提升硬件利用率，也成为 AI 芯片公司走向盈利的必经之路。

兆松科技为解决 AI 芯片软件栈和算子库的性能和维护等难题，提出了“大编译器”的概念。传统编译器只针对某一特定指令集的芯片产生单线程或者多线程的可执行文件，兆松科技基于 MLIR 框架设计的“大编译器”，支持 PyTorch, Tensorflow, ONNX, JAX 导入，结合 Triton 和 Mojo（未来支持）等类 Python 语言编写的高层次算子库，在统一的 MLIR 多层中间方言实现全局的图优化以及更优的算子融合策略，从而进一步提升 AI 芯片的效率。同时，“大编译器”还对平台相关的 runtime 进行了平台无关的抽象，从而实现从控制器代码自动生成、AI 加速器代码自动生成、控制器和 AI 加速器数据搬运代码自动生成的功能；并且因为只需要维护一套和平台无关的高层次算子库（平台相关的内容自动由编译器产生），让算子库的维护变得更加简单。

兆松科技设计的这套“大编译器”在第一阶段支持基于 RISC-V 架构的 AI 芯片（包括数据流芯片），未来会逐步扩展支持非 RISC-V 架构的 AI 芯片。本次演讲主要分享兆松科技是如何通过“大编译器”来解决 AI 模型到异构系统端到端高效适配的问题。

峰会报名

目前峰会的观众报名通道已全面开启，扫描下方二维码，可以直达峰会官网进行报名。

兆松科技成立于 2019 年底，是国内领先的 RISC-V 及 AI 基础软件平台公司。基于先进编译技术、建模仿真、算法优化以及形式化方法等核心能力，公司主要提供 RISC-V 软件开发工具、SoC 架构探索工具、AI 模型部署工具以及车规安全检测工具等产品及相关解决方案，满足 MCU、人工智能、数据中心、汽车电子等多领域的开发需求。欢迎关注兆松科技公众号！

GACS 2024