预告 | 兆松科技 AI on RISC-V 最新进展，北美峰会见

2024年10月18日 · 阅读需 17 分钟

2024 RISC-V 北美峰会将于 10 月 22-23 日在加州圣克拉拉会议中心（Convention Center, Santa Clara, CA）举行，主会包括技术和行业主题演讲、会议环节以及厂商展会，将展示 RISC-V 最新解决方案。

兆松科技 CTO 伍华林将于当地时间2024 年 10 月 22 日 14:55在Grand Ballroom G分享主题为Bridging the Gap: Compiling and Optimizating Triton Kernels Onto RISC-V Targets Based on MLIR的深度演讲，本次演讲将介绍基于 RISC-V 架构的 AI 芯片的端到端软件栈解决方案，重点讨论如何使用 Triton 等新编程语言编写 AI 算子，利用 MLIR/LLVM 编译框架将 Triton 算子和来自 PyTorch、ONNX、TensorFlow 以及 JAX 等框架的神经网络转换为多种高、中、低级 MLIR 方言，以进行粗粒度的高层优化，从而加速 AI 软件栈在 RISC-V 芯片上的应用。此外，还将探讨 Triton 语言的局限性及其优化方法，以更好支持非 GPU 架构。以下是在统一的硬件环境和相同的编译器优化级别下，Triton 算子与 C 算子在 RISC-V 平台运行的部分性能测试数据。

我们在上周发布了Triton kernel performance on RISC-V CPU作为预告，Triton-CPU 官方 Meetup 演示中，仅展示了 x86 平台上部分算子的性能表现，而 RISC-V 平台上各种类型算子的性能尚未得到充分研究。Triton kernel performance on RISC-V CPU比较使用 OpenAI 的 Triton 语言编写的算子与使用 C 语言编写的算子在相同算法实现条件下，仅依靠编译器优化所产生的性能差异。通过深入分析两者在编译器优化后的汇编代码的差异，总结了 Triton-CPU 编译器进一步的优化空间，从而为后续的性能提升提供指导。

兆松科技已连续两年受邀参加北美峰会进行主题演讲，分享兆松推动 RISC-V 生态的最新成果，我们期待在本次峰会上与大家进行深入交流。

欢迎关注兆松科技演讲议程，同时请订阅 RISC-V 峰会官网，了解 RISC-V 在创新、发展和应用等方面的最新资讯。

https://events.linuxfoundation.org/riscv-summit/

兆松科技成立于 2019 年底，是国内领先的 RISC-V 及 AI 基础软件平台公司。基于先进编译技术、建模仿真、算法优化以及形式化方法等核心能力，公司主要提供 RISC-V 软件开发工具、SoC 架构探索工具、AI 模型部署工具以及车规安全检测工具等产品及相关解决方案，满足 MCU、人工智能、数据中心、汽车电子等多领域的开发需求。欢迎关注兆松科技公众号！