RISC-V 欧洲峰会 | 兆松科技一站式编译工具链，AI 与功能安全双域赋能

2026 RISC-V 欧洲峰会于 6 月 8 日 至 12 日在意大利博洛尼亚会议中心（Palazzo dei Congressi）举办，期间汇聚来自世界各地的 RISC-V 解决方案供应商、芯片厂商、软件供应商、高校、研究机构及开源生态参与者。讨论议题聚焦 RISC-V 生态系统在嵌入式、汽车、AI 及数据中心等真实应用场景中的进展及增长趋势以及 ISA 的最新发展，包括安全扩展与面向 AI 的矩阵扩展等关键技术方向。

左右滑动查看更多

在本次峰会上，兆松科技集中展示了面向 RISC-V 与 AI 的软件工具链，涵盖高性能 RISC-V 编译器 ZCC，以及面向 AI 场景的模型编译器 ZMC 和 Triton 算子编译器 ZTC。其中，ZMC 和 ZTC 均基于 MLIR 框架进行开发，可与 LLVM 无缝对接，为 AI 场景带来从软件到芯片的端到端完整部署优化方案。

ZCC

• 基于 LLVM 框架

• 支持 C 和 C++ 语言标准

• 支持 RISC-V 标准指令集，以及 XuanTie、Nuclei 及 Andes 厂商自定义扩展指令集

• 远超开源编译器性能

• 提供功能安全版及定制化服务

• 全功能社区版免费开放

C/C++ 编译器

ZMC

• 基于 MLIR 框架，无缝对接 LLVM

• 支持 PyTorch、ONNX、JAX、Tensorflow 等主流 AI 模型文件导入

• 支持 FlagGems、PyTorch 及用户自定义等多来源的 Triton 算子

• 支持转化成 ONNX 格式的其他 AI 框架模型的导入

• 支持 RISC-V CPU 及其他异构加速器

• 提供统一的模型和算子库融合优化

模型编译器

ZTC

• 基于 MLIR 框架，无缝对接 LLVM

• 支持 Triton 语言编写的 AI 算子库，性能媲美 C 算子库

• 支持 RISC-V CPU 及其他异构加速器

Triton 算子编译器

左右滑动查看更多

面向汽车电子等安全关键场景的功能安全版编译器 ZCC-FuSa 在继承了 ZCC 的高性能表现的同时，严格遵循 ISO 26262-8:2018 标准，满足对 ASIL A 至 ASIL D 各等级安全需求的支持，为客户在车规级项目中提供性能与安全并重的工具链软件。

相比开源 GNU GCC，ZCC/ZCC-FuSa 在 CoreMark 测试中平均实现约 15% 的性能提升和 25% 的代码密度优化，在 Dhrystone（ground rules）测试中平均实现约 35% 的性能提升和 50% 的代码密度优化。

作为国产编译器领域的重要代表，兆松科技将持续深耕 RISC-V 与 AI 编译技术栈，推动 AI 与功能安全并行的软件基础设施发展，为全球开发者提供更加高效、可靠、易用的工具链支撑。

兆松科技的功能安全软件库 MCULib-FuSa 也正在积极推进 ISO 26262 功能安全认证，预计将于本月底正式发布，敬请期待！

兆松科技成立于 2019 年底，是国内领先的 RISC-V 及 AI 基础软件平台公司。基于先进编译技术、建模仿真、算法优化以及形式化方法等核心能力，公司主要提供 RISC-V 软件开发工具、SoC 架构探索工具、AI 模型部署工具以及车规安全检测工具等产品及相关解决方案，满足 MCU、人工智能、数据中心、汽车电子等多领域的开发需求。欢迎关注兆松科技公众号！