设计 SOC——从 Pipeline 开始
· 19 min read
不久前为大家简单的介绍了我们当前正在开发的协同仿真工具 (zemu/zvboard)，同时强调了在当今时代，愈发复杂的需求为 SoC 的设计带来了更大的挑战，今天我们为大家带来该协同仿真工具的最新进展。
调试器实现原理简介
· 32 min read
我们在 Linux 系统上调试一个程序时，调试器是如何帮助我们完成程序调试的？如果把调试器分为两个部分：一部分是控制程序的运行；另一部分是分析和处理程序运行数据。
zcc 编译器 2.0 正式发布，SPECINT2K6 性能提升 15%，RVV 自动向量化 80 倍性能提升
· 14 min read
经过一年的忙碌，兆松科技研发的 RISC-V zcc 编译器 2.0 版本正式发布，目前国内外各大主流 RISC-V 芯片/IP 公司正在合作评估中，欢迎有兴趣的小伙伴随时勾搭。
Show Time! 第二届 RISC-V 中国峰会/开源 EDA 研讨会，兆松硬核技术/数据呈现预告
· 23 min read
兆松科技将在第二届中国 RISC-V 峰会/第一届 OSEDA 研讨会展现如何做到近似手写汇编同等性能的自动向量化编译器技术，以及针对现有的 RISC-V Vector 扩展提出一些新思路，同时也会分享兆在数字 EDA 前端仿真加速领域的技术细节和工作进展
云端 IDE 基础框架介绍—Eclipse Theia
· 22 min read
现代化的 IDE 们各显所长，Visual Studio Code 是其中能兼顾各项功能的全能 IDE。而 Eclipse Theia 则站在 VS Code 的肩膀上看世界，以 VS Code 为基础定义了一套兼顾云端和桌面的全新 IDE 基础框架。
co-design 深度剖析 gem5，以及 gem5 和 llvm 的深度融合
· 25 min read
DSA 时代，如何快速设计出一款特定领域的 SoC，完成复杂的软件栈开发和硬件验证，并快速推向市场，是各类 AI 芯片公司追求的目标，也是目前大家遇到的最大挑战。
RISC-V Vector 自动向量化及在 llvm 中的实现
· 22 min read
本来想取一个爆炸的标题 -《可能是全球范围内最好的 RISC-V Vector 自动向量化器的实现》，但是本着科学严谨的态度，以及对未知事物的敬畏，还是取了这个没有吸引力的标题，这样即使被打脸了，也还有挽回的余地。
鄂公网安备 42018502007513