兆松科技携 ZStudio 平台亮相 RISC-V 欧洲峰会,助力 AI 芯片软硬件协同优化

2024 RISC-V 欧洲峰会本周在慕尼黑举行。此次峰会内容丰富,包括业界领袖的主旨演讲、各大厂商的专题报告以及一系列精彩的 Demo 演示。

RISC-V 在 AI 领域的应用前景是此次峰会大家关注的重要主题之一,从指令集架构定义、硬件实现到 AI 软件栈,众多厂商都在进行 RISC-V 在 AI 领域相关的探索。此外,汽车电子应用与功能安全也是另一个炙手可热的话题,全球知名汽车半导体厂商纷纷布局,RISC-V 在汽车领域应用的前景光明。

兆松科技团队在此次 RISC-V 欧洲峰会上带来了“One Platform for RISC-V Software and Hardware Optimizations”演讲以及“Accelerate RISC-V DSA design with Virtual Board Builder” Demo 演示。

ZStudio 作为软硬件协同一站式开发平台,为探索 SoC 设计与加速 AI 应用提供了一套完整的解决方案。用户可以使用 ZStudio导入 AI 模型、创建应用程序以及建模虚拟 SoC。利用性能分析工具分析AI 模型在现有架构上的性能。ZStudio支持创建自定义指令,并将其添加进 AI 程序中;用户也可以调整SoC 的CPU Pipeline,并将自定义指令添加到虚拟 SoC 模型。利用性能分析工具,用户可以评估每一次改变对整体性能影响,比较各种设计方案,快速找到最佳设计。

兆松科技在软硬件协同验证方面也进行了探索,并与开源社区积极合作。此次峰会,我们联合上游社区带来了 CIRCT 对 SystemVerilog 集成的最新进展

峰会期间,兆松科技展位吸引了诸多参会者的关注。除了对软硬件协同设计在 AI 加速领域的应用外,大家对车规版高性能编译器也十分期待。

目前,兆松科技的高性能 RISC-V 编译器 ZCC 正在进行 ISO 26262 功能安全认证,计划今年内正式发布。


——–END——–

兆松科技成立于 2019 年底,是国内领先的 RISC-V 及 AI 基础软件平台公司。基于先进编译技术、建模仿真、算法优化以及形式化方法等核心能力,公司主要提供 RISC-V 软件开发工具、SoC 架构探索工具、AI 模型部署工具以及车规安全检测工具等产品及相关解决方案,满足 MCU、人工智能、数据中心、汽车电子等多领域的开发需求。

发表评论

您的电子邮箱地址不会被公开。