AI算力需求激增，摩尔定律终结，如何快速设计出一款满足特定领域的AI芯片，占领市场，成为兵家胜败的关键。本文将从软硬件协同设计的角度，结合最新的硬件编译器行业趋势，重点介绍在数字EDA前端设计和验证领域，如何加快异构AI芯片的设计和验证流程。目前，复杂异构SoC的软件栈研发成本已经超过了硬件研发成本，因此，文末分享了兆松科技针对异构SoC的软件栈提供的全套RISC-V工具链解决方案。本篇分享分为视频讲解和图文介绍两个部分，欢迎大家按需浏览阅读。
视频介绍：OSDTConf2021-Accelerate the design of heterogenous SoCs by 伍华林
图文介绍：
